파운드리가 만들면 인텔이 조립하는 시대, 삼성전자 기회일까

과거 반도체 업계는 반도체칩을 더 작고 정교하게 만드는데 몰두했다.

칩이 작아질수록 신호가 빨라지고 소모 전력이 줄어 고성능 교효율 반도체를 만들 수 있었기 때문이다. 크기를 줄이는 것이 힘들어지자 이후 방향을 수정해 회로를 더 얇고 정교하게 그리기 시작한다.

이처럼 반도체의 크기와 밀도로 승부를 보는 혁신기법을 스케일링이라고 부른다. 그런데 반도체 스케일이 10나노 이하로 가면서 스케일링 난도가 점점 힘들어졌다. 그래서 파운드리 업계는 여러 칩을 결합한 칩렛에 기대를 걸고 있다.

칩렛이 무엇이고 경쟁자인 인텔과 TSMC 그리고 삼성전자가 왜 칩렛 동맹을 만들려고 하는지 알아본다. 칩렛의 시대에 삼성전자에게 주어진 기회와 위협은 무엇인지도 생각해본다.

칩렛은 어려 반도체칩을 쌓거나 연결해 하나의 큰 반도체칩 역할을 하도록 만든 것이다. 최근 뛰어난 성능으로 화제를 모은 애플의 M1칩이 대표적이다.

칩을 연결하기 위해서는 표준화된 칩을 만들어야 한다. 그래서 칩의 표준화가 선행돼야 하며 여러 칩을 하나의 칩으로 작동하게 할 고도의 설계, 패키징 기술도 필요하다.

이 과정을 지휘하는 중책을 맡기에 기존 파운드리 기업과 그 협력사들만으로는 한계가 있다. 반도체 설계 기술력과 자본력을 보두 갖춘 기업의 참여가 필요하다. 지금 그 역할을 저차한 곳이 미국의 종합 반도체 기업 인텔이다.

그동안 인텔은 파운드리 시장에서 삼성전자, TSMC와 직접 경쟁한다는 의지를 보이기도 했는데 방향을 조금 변경해 파운드리 기업이 만든 칩을 칩렛으로 조립하는 세계 최대 후공정 기업이 된다는 그림을 그린 것으로 보인다.

여기에 삼성전자와 TSMC도 긍정적으로 화답하면서 이른바 칩렛 동맹이 현실화되고 있는 것이다.

칩렛은 현재 파운드리 업계의 화두인 반도체 수율 문제를 해소할 수 있다는 점에서 기대를 모으고 있다. 고성능 반도체를 만들기 위해 회로판의 크기를 늘리면 수율이 급격히 낮아지는데 표준화된 칩을 여럿 만들어 이어붙이는 개념이 되면 구태여 그럴 필요가 없이 고장난 칩만 바꿔 끼워면 된다.

파운드리 기업들이 여기에 동참하는 것은 이들 역시 스케일링 모델의 한계를 봤기 때문이다. 실제로 파운드리 업계는 2022년 5나노급 반도체에서 3나노로 가면서 비용은 50% 증가했으나 성능 향상은 이에 미치지 못한 것으로 알려졌다.

대만 언론 등에 따르면 삼성전자는 2022년 초 3나노 반도체 초기 수율이 10%에 불과했다고 전해진다. 앞으로 2나노, 1나노 급 반도체 공정으로 가면 이 비효율성은 더 커질 수밖에 없다.

칩 표준화 시대가 온다면 더이상 스케일링에 목맬 필요가 없기에 숨막히는 스케일링 경쟁을 이어갈 필요가 줄어드는 셈이다.

고객이 늘어난다는 장점도 있다.

최근 애플처럼 자신에게 필요한 반도체를 직접 설계하는 기업들이 생겨나고 있는데 칩이 표준화되면 자동차나 데이터센터 기업들이 스스로 반도체를 설계하는 것이 쉬워지고 시장이 커져 결국 파운드리 기업의 일감도 늘어나게 된다.

그러나 그만큼 후발주자들과 차별화 할 여지도 줄어들 수 있다. 표준화된 칩을 싸게 제때 공급하는 것이 중요하다면 세계 크고 작은 파운드리 기업들이 삼성전자를 따라잡는 것은 그저 시간문제일 수 있기 때문이다.

게다가 설계부터 생산(선공정) 포장(후공정)까지 모든 것을 할 수 있는 인텔이 주도권을 쥔다면 삼성전자는 표준화된 칩 공급사 중 하나가 될 수도 있다.

끝으로 반도체 굴기를 통해 삼성전자를 바짝 쫒아오고 있는 중국기업들의 위협도 생각해봐야 한다. 중국 역시 칩렛 시대를 준비하고 있다. 앞서 중국은 7나노급에서 헤메고 있는 자국 파운드리업계의 한계를 깨기 위해 반도체 패키징 분야에 많은 투자를 해왔다. 그 결과 중국이 패키징 분야만큼은 한국을 압도하는 것으로 알려졌다.

그동안 파운드리산업 내부의 주도권을 진 쪽은 칩을 더욱 정밀하게 만드는 선공정이었는데 칩렛 시대에는 이를 조립하는 후공정이 중요해진다.

삼성전자가 자체적인 후공정 분야 투자를 늘리는 까닭도 이 때문일 수 있다. 2022년 12월 경계현 삼성전자 DS부문장은 어드밴스드 패키징사업화TF를 정식 팀으로 승격, 첨단 패키지팀으로 만드는 등 홀로 설 준비도 하고 있다. 2022년 11월에는 패키징을 활용해 성능과 용량을 기존보다 2배 높인 그래픽 메모리반도체를 개발하기도 했다.

반도체 파운드리업계의 패러디임이 변하려고 한다. 삼성전자는 과거 칩을 만드는 선공정에 집중해 성과를 거뒀는데 새로운 질서 아래 삼성전자 파운드리의 운명이 어떻게 될지 지켜봐야겠다.
 
 

[채널Who] 파운드리가 만들면 인텔이 조립하는 시대, 삼성전자 기회일까

 
TSMC는 파운드리다. 이기종 반도체를 통합할 수 있는 기술이 있다 해도, 이기종 반도체를 만들 능력은 없다. AMD는 팹리스다. CPU와 GPU를 만들긴 하지만, 이기종 반도체를 구성하는 모든 회로블록을 설계할 능력은 없다.

이기종 반도체 패키지는 어떤 반도체들을 어떻게 조합할지에 따라 열 관리, 전력 소모량에서 큰 차이가 난다.
이기종 반도체를 만들려면 각 회로블록을 설계하는 팹리스들과 개발 단계에서부터 긴밀하게 협력해야한다.
그나마 HBM은 협력해야할 업체가 메모리 업체와 프로세서 업체 둘 뿐이었지만, 통합하고자 하는 회로블록이 늘어나면 얘기는 달라진다.

인텔은 '연결'과 '통합'을 골자로 EMIB, 포베로스 등의 기술을 개발했다. 다음은 하이브리드 본딩이다./인텔 출처 : KIPOST(키포스트)(https://www.kipost.net)

반면 인텔은 서버 및 PC용 CPU부터 프로그래머블반도체(FPGA), 메모리, 올해 출시될 단일 GPU, 트랜시버, 통신용 어댑터 등 다양한 제품군을 가지고 있다. 이 회사는 공정 자체를 만들고자 하는 제품에 최적화하기 때문에 TSMC처럼 복잡다단한 과정을 거치지 않아도 된다. 그만큼 제품 개발이나 양산에 걸리는 시간이 줄어든다.


출처 : KIPOST(키포스트)(https://www.kipost.net)
 

---

반도체 공정의 미세화가 기술의 한계로 경제성이 줄어들고 있다
TSMC의 3 나노의 경우 확인된 바로는 수율이 50% 미만으로 고객사는 애플 한 곳  웨이퍼당 2만 달러를 초과한다고 한다
최신 선단 공정의 비용이 너무 비싸져 다른 펩리스 업체들은 3 나노로 쉽게 넘어가지를 못하고 있는 상태이다
 
이 때문에 경제성이 떨어지고 있는 미세공정을 해결하고자 칩셋 패키징 기술의 고도화가 무엇보다 중요해 보인다 
인텔도 천문학적인 금액이 들어가는 선단공정에서 이미 선도기술을 가지고 있는 후공정 패키징 분야의 패권을 잡으려 전략을 수정하는 듯하다
 
삼성전자는 약점인 후공정 분야를 인텔과 협력으로 인해 풀어나갈 것인지 아니면  M&A 등으로 자체 역량을 키워나갈 것인지 중요한 기로에 서있다고 생각한다.
 
앞으론 반도체 미세공정 경쟁에서 칩렛경쟁으로 넘어가는 패키징의 사이클이 오지않을까 싶다.